Also published as:

P58001568 (B)

P1169144 (C)



ANALOGGDIGITAL CONVERTING DEVICE

Publication number: JP55008104 (A)
Publication date: 1980-01-21

Inventor(s): AIHARA HIROSHI

Applicant(s): TAKEDA RIKEN IND CO LTD

Classification:


H03M1/52; H03M1/50; (IPC1-7): H03K13/20

- European:

Application number: JP19780079833 19780703 Priority number(s): JP19780079833 19780703

Abstract of JP 55008104 (A)

PURPOSE:To realize a high-accuracy and highspeed conversion through a simple circuit constitution for the triple integrating converter by finishing the 2nd Integrating period in synchronization with the clock pulse and at the same time varying the output level of the integrator. CONSTITUTION:Input voltage Ex Is Integrated through the integrator comprising differential amplifier circuit A, capacitor C and resistance R1 in the 1st integrating period T1 and by the command of controller K. And 1st reference voltage +Er featuring the opposite polarity to Ex is integrated in the 2nd Integrating period T2. Then the integration is finished in synchronization with clock pulse b after the output level of the integrator passed through the reference level.; In the 3rd integrating period T3, voltage +Er is divided, and then the voltage of, for example, 1/10 is applied to circuit a from resistance R4 in the form of the 2nd reference voltage to carry out the Integration until the output level reaches the reference level. The clock pulses are counted at the lower 2nd digit of counter N In the lapse of the period set according to voltage E0 at the start of period T2 and also at the lowest digit in period T3 each, thus obtaining the digital quantity corresponding to Input Ex.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭55-8104

⑤Int. Cl.³
H 03 K 13/20

識別記号 101 庁内整理番号 7125--5 J ❸公開 昭和55年(1980)1月21日

発明の数 1 審査請求 未請求

(全 3 百)

分アナログ・デジタル変換装置

②特 願 昭53-79833

②出 願 昭53(1978)7月3日

⑫発 明 者 相原弘志

東京都練馬区旭町1丁目32番1

号タケダ理研工業株式会社内

⑩出 願 人 タケダ理研工業株式会社

東京都練馬区旭町1丁目32番1

の代 理 人 弁理十 益田龍也

4.0

1. 祭明の名称

アナログ・デジタル変換設置

2. 特許請求の顧問

予め定められた時間幅を有する第1粒分期間に おいて入力電圧を積分器で基準レベルから積分す る手段と、上記第1 粉分期間 に続く 第2 粒分期間 において上記入力電圧と逆の極性を有する第1基 鄰尾圧を上配積分器で積分してその出力レベルが 前記務率レベルを遊過したのちクロックバルスと 時期して上記積分を終了する手段と、上記第2種 分期間の開始後予め定められた一定数のクロック ベルスが送出されてから該第2種分期間が終了す るまで上記クロックバルスを計数器における上位 の桁に印加してこれを計数する手段と、上記館2 磁分期間が終了したとき前記権分器を構成する差 動増幅回路の非反転入力端に前記一定数のクロッ クパルスに対応した電圧を印加して積分器の出力 レベルを前配第2積分期間において基準レベルを 通過する前の状態に復帰する手段と、上記第2階 分期間に続く第3積分期間において前配第1基準 電圧と同一の額性を有しかつ数第1基準のには 比が前記計数器における進数の整数乗分の1に相 当する第2基準 電圧を前記録分器に加えてその出 力レベルが前記 基準レベルに進するまで科分ける 手前記計数器の下位の折に向加する手段とよりを ることを幹後とするフナログ・デジタル変換疑 3.発明の評解な説明

 変換装置を提供するものである。

第1回け本発明事施例の機成を示したもので、 端子Bxに密接しようとする入力電圧が加えられて、 類子+B-,→B- にそれぞれ正および負の第1基準電 圧が加えられる。とれらの健圧はスイッチ Siまた は Sa, Saを介して抵抗 Raに加えられ、酸抵抗を介 して差動地盤器回路Aの反転入力端が加えられる。 また蛸子+豆,-豆,の電圧はスイッチ 8. または 8.8を 介して抵抗 Ra, Ra, R4の 康列回路に加えられるが、 スイッチ Saを介して上記抵抗 Raと Raの接続部を抵 抗 Riの入力端に接続し、かつ抵抗 Riと Riの接続部 を整動頭螺囲路点の非反転入力螺に接続してある。 遊戯 同路 A は前紀入力抵抗 Riおよび帰還コンデン Oと共に積分器を機成するもので、コンデンサO と並列にリセット用のスイッチStを接続してある。 との積分器の出力をレベル比較器よに加え、更に その出力をクロックパルス発生器Pの出力パルス と共に同期回路でに加えてある。同期回路では、 レベル比較器1の出力信号を加えられたのも最初 のクロックスルスと同期して制御器Eに信号を加

える。更化クロファベルス発生基10出方バルス ・は、ゲート制御国務をおよびゲート0に加えられて、ゲート60出力ベルスが創御器をに加えられると共に被制御器からゲート制御国路2に信号が加えられる。かつ制御器をには加算計数個11を接続してある。

上述の報管において、まず第1種分別間で1の開 動に関しては、制御器 Kの信号によってリセット スイッチ Srが B 放し、 Si が 関原する。 経つつ リセット スイッチ Srが B 放し、 Si が 関源する。 経つつ で 協能 A と人力 延拔 R stal よび 関連 コンデンサ O よ A な の出力 電圧が 第 2 図 a の よう b が 分 さ h t で、 在 前的に 州大 する。 また p ロック パルス 発生的 加 で いるから、 装制 御器 は C の p ロック パルス の 計 版により一定時間 Tie 経 経 したと t 、 然 を 向 の は 力 電 E E E 起 の 就 会 で の に 入 な に よう に 変 中 R T を を は に が 子 F P を の は T を で ま で 部 子 F P を 所 に て、 然 を の 分別 間 T ie C A る。

餌2種分期間Taにおいては、第1基準電圧Lang 科分されて、積分器の出力電圧。は上記薪準電圧 によって定まる傾斜角で直続的に低下する。かつ この第2發分期間 Taの開始と同時に制御器 E から ゲート制御回路をに信号が加えられて、該回路を が第2図gのように一定時間幅の制御信号をゲー トロに加えるから、制御器とに加わるクロックパ ルスカが上紀信号によつて一定時間の間だけ遮断 される。 Wに終え和分期間 Tiの終了と同時に計数 経ョがリセットされて、第2粒分期間に入つたと 食器計算器の下から2桁目にクロツクバルスが加 カス。従って計数器Nけ無2科分期間Teの開始後 一定粒のクロックパルスが送出された時点から第 2 図 1 の 数 ク ロ ツ ク バ ル ス の 計 数 を 開 始 す る。 と のようにして終え機分類間が進行し、機分器の出 カレベルが前記基準レベルを消滅すると、レベル 比較器Lの出力信号はが消滅し、同期回路では次・ のクロックバルスと同期して制御器Eに第2符分 期間の終了供号を加える。

第2種分期間の終了と同時に制御器 医は、スイ

かの抵抗 Raの両端間に脱れる前を洗い電圧が、 スイツチ Saを介して植分されるから、この称 S 観 分期間 I においては 積分 部 の 出 の 立 直線 的 医 いつ 直線 的 に いって 直線 的 に いって 直線 的 に は た から お の は から な に が る の よ から に の で の で の で は 、 の か の 出 の と か に か と な な ら に し で ル た 乾 醇 の 出 か で は で か を な の と の と か に か と か に か と が な の と の と が に は で の と か に な と に と っ て か が は に に な と な の と な の に を と に と っ て い が な に は に か と な の か が は は こ で と が に な と か と な の で を と と に こ で こ で こ ま で に か と る。 か ク ロ の を と と の で と と に こ で こ で こ ま で こ ま で に か こ ま ら い の に な こ 、 一 回 の 変 に っ こ ・ 一 回 の 変

特開昭55-8104(8) であるから、上記 (1) ~ (4) 式によって

採動作が終了する。

上述の動作において、第1積分期間に積分器の コンデンサ 0 に充保される保荷 Qid (Ex/Ri) Tiであ るから、該種分器の出力電圧Vid

である。かつ計製品Nの遊散をM任我の整数をコ とするとき、前記第2基準観圧を Er/Mn に深定す る。すなわち M を10, nを1とするとこの試2 経 華電圧が Br/10 とたるように抵抗 Ro. Ro. R. を楽容 するもので、領る松分嗣師においては鎮る間の間 らが密成されるから、との期間における確分器の 自力能圧の変化 Valt

$$V_1 = V_2 + V_8 - E_0$$
 (4)

(8)

$$Ex = \frac{Er}{T_1} \left(T_2 + \frac{T_8}{10} \right) - \frac{E_0 CR_1}{T_1}$$
 (5)

が得られる。従つてゲート制御信号8の時間幅、 すをわち第2積分期間 Teの 初期において計数 & N に加わるクロツクバルスが遮断される数を上記レ ベル変化 Boに応じて適当に設定すると共に前述の ように第2種分科間はクロックパルスを計数品の 下から2桁目に加え、第3種分割側は低下位の桁 に加えることにより入力電圧 Bx に相当するデジタ ル最が得られる。

上述のように本発明の装置は、可逆計談器を用 いるととなく三重粧分による筋精度、高速度のア ナログ・デジタル変換を行い得ると共に翁の私分 期間の終了をクロツクパルスに問期させるからレ ベル比較器に高速性を必要としないもので、との 鞍置を安価に製作することができる。かつ翁2種 分別間の終了時に積分器を構成する増配回路の非 反転入力弊に一定電圧を加えて、該符分器の出力 レベルを変化するから、固路構成も簡単である。

4. 図頭の解単な説明

然 1 図け本器 順塞 施側の機 底を示した 関、節 2 : 以けな 1 似における間一符号の部分の信号推形を 示したタイムチャート第3脳は第3粒分割間にお ける第1回の装置の一部の回路してある。なお図 において、Exは被変換電圧の入力端子、+Er;-Er けが1共協領圧離子、Aは影動場幅回路、五はレ ベル比較器、工は簡潔回路、Pはクロックパルス 発生器、 G はゲート、 Z はゲート制御回路、 K は 制御器、Nは計数器である。

タケダ弾研工業株式会社 物新出版人 代理人 弁理士 益 田 能 也

